流水线设计技术为什么能提高数字系统的工作频率_自动化流水线设计方案

流水线设计技术为什么能提高数字系统的工作频率_自动化流水线设计方案1、什么是流水线流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率(提高处理速度)。%k$y0q5D/G*^

大家好,又见面了,我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全系列IDE使用 1年只要46元 售后保障 童叟无欺
1、什么是流水线

       流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率(提高处理速度)。

2、什么时候用流水线设计7 l( h; A$ T6 O1 Z# M6 ]3 X    
      使用流水线一般是时序比较紧张,对电路工作频率较高的时候。典型情况如下:
       1)功能模块之间的流水线,用乒乓buffer来交互数据。代价是增加了memory的数量,但是和获得的巨大性能提升相比,可以忽略不计。
       
2)I/O瓶颈,比如某个运算需要输入8个数据,而memroy只能同时提供2个数据,如果通过适当划分运算步骤,使用流水线反而会减少面积。
       
3)片内sram的读操作,因为sram的读操作本身就是两极流水线,除非下一步操作依赖读结果,否则使用流水线是自然而然的事情。
8 b
       
4)组合逻辑太长,比如(a+b)*c,那么在加法和乘法之间插入寄存器是比较稳妥的做法。

3、使用流水线的优缺点 
      1)优点

      流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,增加了数据吞吐量,从而可以提高时钟频率,但也导致了数据的延时。
      例如:一个2级组合逻辑,假定每级延迟相同为Tpd。
      1.  无流水线的总延迟就是2Tpd;
      2.  流水线:” d” N7 d7 H- f! D4 R4 h; \
     
每一级加入寄存器(延迟为Tco)后,单级的延迟为Tpd+Tco,每级消耗一个时钟周期,流水线需要2个时钟周期来获得第一个计算结果,称为首次延迟,它要2*(Tpd+Tco),但是执行重复操作时,只要一个时钟周期来获得最后的计算结果,称为吞吐延迟(Tpd+Tco)。可见只Tco小于Tpd,流水线就可以提高速度。特别需要说明的是,流水线并不减小单次操作的时间(指单个特定输入到输出的时间),减小的是整个数据的操作时间,请大家认真体会

      2)缺点( B/ d6 C’ p3 ^0 ~” j: h           
      功耗增加,面积增加,硬件复杂度增加,特别对于复杂逻辑如cpu的流水线而言而言,流水越深,发生需要hold 流水线或reset 流水线的情况时,时间损失越大。所以使用流水线并非有利无害,大家需权衡考虑。

4、一个8bit流水线加法器的小例子

非流水线:

module add8(a, b, c);
   input  [7:0] a;
   input  [7:0] b;
   output [8:0] c;

   assign   c = {1'b0, a} + {1'b0, b};

endmodule

采用两级流水线:第一级低4bit,第二级高4bit,所以第一个输出需要2个时钟周期有效,后面的数据都是1个周期之后有效。

module adder8_2(cout,sum ,clk ,cina ,cinb ,cin);

   output [7:0] sum;
   output cout ;

   input [7:0] cina ,cinb ;
   input clk ,cin ;
 
   reg cout ;
   reg cout1 ; 插入的寄存器
   reg[3 :0 ]sum1 ; //插入的寄存器
   reg[7 :0 ]sum;
   reg[3:0] cina_reg,cinb_reg;//插入的寄存器,
 
 
   always @(posedge clk)begin
    {cina_reg,cinb_reg} <= {cina[7:4],cinb[7:4]};
   end
   
   always @(posedge clk)  //第一级流水
   begin
      {cout1 , sum1} <= cina[3:0] + cinb [3:0] +cin ;
  end

   always @(posedge clk)  //第二级流水. 
   begin
     {cout ,sum} <= {
  
  {1'b0,cina_reg} + {1'b0,cinb_reg} + cout1 ,sum1} ;
   end

endmodule




% k$ y0 q5 D/ G* ^


版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/170393.html原文链接:https://javaforall.net

(0)
全栈程序员-站长的头像全栈程序员-站长


相关推荐

  • FVWM_fw一流是什么意思

    FVWM_fw一流是什么意思国庆期间,把自己的FVWM好好整理了一下,现在我的桌面看上去是这个样子滴(点击可放大):我的.fvwm2rc可以下载。我的部分FVWM笔记:***   如何使用托盘      $sudoapt-getinstalltrayer      $trayer–widthtypepixel–width128–height32–edgebottom&***  

    2022年10月4日
    0
  • mysql聚簇索引,非聚簇索引「建议收藏」

    mysql聚簇索引,非聚簇索引「建议收藏」聚簇索引错放了整行数据的值,聚簇索引使用了B+TREE,这是一种多路平衡查询书,节点天然有序(方便范围查询和排序,而哈希索引不具备,同时哈希索引适合等值查询,不支持最左前缀匹配规则,且在有大量重复键的

    2022年7月4日
    23
  • Atitit.提升api兼容性的方法 v3 q326

    Atitit.提升api兼容性的方法 v3 q326

    2021年9月13日
    80
  • arping常见用法

    arping常见用法阅读本文大概需要2分钟。功能:查看本LAN内IP对应的主机MAC地址,以及MAC的占用问题。有两个版本:ThomasHabets版和Linuxi…

    2022年6月3日
    38
  • Latex 安装及学习教程「建议收藏」

    Latex 安装及学习教程「建议收藏」Latex下载安装及使用教程一介绍(一)关于LaTeX和CTeX二TexLive2018+WinEdt10.3安装(一)基本安装(二)使用介绍(三)完整的入门资源:一介绍(一)关于LaTeX和CTeXLatex是一种排版系统。TeX是LaTeX的基石,LaTeX建立在TeX之上。但是,与Word相比,LaTeX显得不那么友好,于是主要从安装开始给大家介绍一下。希…

    2022年4月30日
    42
  • Python数据库同步神器(一键同步)

    Python数据库同步神器(一键同步)1.背景:最近公司项目的用户中心模块经常出现线上问题,测试人员需要将线上真实数据导入到测试环境中去复现Bug。公司有3套测试环境,来回切换并校验数据比较麻烦,于是就有了如下的数据库同步神器出现了。ps:鄙人代码写的比较烂,还望各位大神多指点2.界面:3.源代码:#-*-coding:utf-8-*-“””@date:2022/01/1622:00@author:Anker@python:v3.6″””importjsonimport..

    2022年6月20日
    64

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号