大家好，又见面了，我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。
Jetbrains全系列IDE稳定放心使用
altera 的触发器是 低电平触发，所以建议使用 rst_n，
xilinx 的触发器是 高电平触发，所以建议使用 rst， 如果是 rst_n,则会增加额外的非逻辑
xilinx推荐 ： 由于 rst 是一个高扇出网络，所以要尽量减少 rst 的使用，扇出太大会导致时序收敛困难。
参考：https://blog.csdn.net/maowang1234588/article/details/103510605
根据 FF重置后的值 和 敏感信号列表中是否有 rst（异步触发），实际的器件会被例化成下面四种原语 (ff设置不同，例化名字不同)
FDSE ： rst 之后是 1，rst 作为一个判断信号，不添加到敏感信号中，同步触发
FDRE ： rst 之后是 0，rst 作为一个判断信号，不添加到敏感信号中，同步触发
FDPE ： rst 之后是 1，rst 添加到敏感信号中，异步触发
FDCE ： rst 之后是 0，rst 添加到敏感信号中，异步触发
always @(posedge clk ) //fdse
if(rst)
begin
cnt3 <= 'hffff;
end
else
begin
cnt3 <= cnt3+1;
end
always @(posedge clk) //fdre
begin
cnt1 <= cnt1+1;
end
always @(posedge clk or posedge rst) //fdpe
if(rst)
begin
cnt2 <= 'hffff;
end
else
begin
cnt2 <= cnt2+1;
end
always @(posedge clk or posedge rst) //fdce
if(rst_n)
begin
cnt <= 'h0;
end
else
begin
cnt <= cnt+1;
end 
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
发布者：全栈程序员-站长，转载请注明出处：https://javaforall.net/187039.html原文链接：https://javaforall.net
