锁相环(PLL)的工作原理

锁相环(PLL)的工作原理1 锁相环的基本组成许多电子设备要正常工作 通常需要外部的输入信号与内部的振荡信号同步 利用锁相环路就可以实现这个目的 锁相环路是一种反馈控制电路 简称锁相环 PLL Phase LockedLoop 锁相环的特点是 利用外部输入的参考信号控制环路内部振荡信号的频率和相位 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪 所以锁相环通常用于闭环跟踪电路 锁相环在工作的过程中 当

1.锁相环的基本组成

许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。

锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。

锁相环通常由鉴相器(PD,Phase Detector)、环路滤波器(LF,Loop Filter)和压控振荡器(VCO,Voltage Controlled Oscillator)三部分组成,锁相环组成的原理框图如图8-4-1所示。

锁相环(PLL)的工作原理

锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成uD(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t),对振荡器输出信号的频率实施控制。

2.锁相环的工作原理

锁相环(PLL)的工作原理

锁相环中的鉴相器通常由模拟乘法器组成,利用模拟乘法器组成的鉴相器电路如图8-4-2所示。

鉴相器的工作原理是:设外界输入的信号电压和压控振荡器输出的信号电压分别为:

锁相环(PLL)的工作原理      (8-4-1) 

锁相环(PLL)的工作原理      (8-4-2)

式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为:

 锁相环(PLL)的工作原理

锁相环(PLL)的工作原理

用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为:

锁相环(PLL)的工作原理      (8-4-3)

式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相,根据相量的关系可得瞬时频率和瞬时位相的关系为:

锁相环(PLL)的工作原理      

即                                       锁相环(PLL)的工作原理              (8-4-4)

则,瞬时相位差θd为

                                           锁相环(PLL)的工作原理         (8-4-5)

对两边求微分,可得频差的关系式为

 

锁相环(PLL)的工作原理      (8-4-6)

上式等于零,说明锁相环进入相位锁定的状态,此时输出和输入信号的频率和相位保持恒定不变的状态,uc(t)为恒定值。当上式不等于零时,说明锁相环的相位还未锁定,输入信号和输出信号的频率不等,uc(t)随时间而变。

因压控振荡器的压控特性如图8-4-3所示,该特性说明压控振荡器的振荡频率ωu以ω0为中心,随输入信号电压uc(t)的变化而变化。该特性的表达式为

锁相环(PLL)的工作原理      (8-4-6)

锁相环(PLL)的工作原理

上式说明当uc(t)随时间而变时,压控振荡器的振荡频率ωu也随时间而变,锁相环进入“频率牵引”,自动跟踪捕捉输入信号的频率,使锁相环进入锁定的状态,并保持ω0=ωi的状态不变。

2. 锁相环的应用

[1] 锁相环在调制和解调中的应用

(1)调制和解调的概念

为了实现信息的远距离传输,在发信端通常采用调制的方法对信号进行调制,收信端接收到信号后必须进行解调才能恢复原信号。

所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数,使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相,所以,调制有调幅(AM)、调频(FM)和调相(PM)三种。

调幅波的特点是频率与载波信号的频率相等,幅度随输入信号幅度的变化而变化;调频波的特点是幅度与载波信号的幅度相等,频率随输入信号幅度的变化而变化;调相波的特点是幅度与载波信号的幅度相等,相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。

 
 

锁相环(PLL)的工作原理

解调是调制的逆过程,它可将调制波uO还原成原信号ui。

[2] 锁相环在调频和解调电路中的应用

锁相环(PLL)的工作原理

锁相环(PLL)的工作原理

若输入FM信号时,让环路通带足够宽,使信号调制频谱落在带宽之内,这时压控振荡器的频率跟踪输入调制的变化,如图6.1所示。对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单地认为压控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时,压控振荡器的频率ωv(t)与FM波的瞬时频率ωFM(t)相等。

 

锁相环(PLL)的工作原理 FM波的瞬时角频率可表示为
  锁相环(PLL)的工作原理
假设VCO具有线性控制特性,其斜率Kv(压控灵敏度)为(弧度/秒·伏),而VCO在Sd(t)=0时的振荡频率为ωo’,则当有控制电压时,VCO的瞬时角频率为
  锁相环(PLL)的工作原理
令上两式相等,即ωv(t)≈ωFM(t),可得
  锁相环(PLL)的工作原理
其中ωo为FM波的载频,ωo’为压控振荡器的固有振荡频率,两者皆为常数。因此上式第一项为直流项,可用隔直元件消除,或者开始时已经把压控振荡器的频率调整为ωo=ωo’。因此上式还可进一步写成
  锁相环(PLL)的工作原理
可见,锁相环输出,除了常系数Kf/Kv之外,近似等于原调制波形f(t),因而达到频率解调的目的。

[3] 锁相环在频率合成电路中的应用

在现代电子技术中,为了得到高精度的振荡频率,通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变,利用锁相环、倍频、分频等频率合成技术,可以获得多频率、高稳定的振荡信号输出。

输出信号频率比晶振信号频率大的称为锁相倍频器电路;输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图如图8-4-7所示。

 
 

锁相环(PLL)的工作原理

原文链接:https://blog.csdn.net/zhang/article/details/

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/204151.html原文链接:https://javaforall.net

(0)
上一篇 2026年3月19日 下午8:52
下一篇 2026年3月19日 下午8:53


相关推荐

  • 发包工具isic安装详解[通俗易懂]

    发包工具isic安装详解[通俗易懂]
    gentoolinux2.6
    isic版本:0.07,下载连接http://www.sfr-fresh.com/unix/privat/isic-0.07.tgz/
    依赖库libnet(版本1.1.5)下载连接http://sourceforge.net/projects/libnet-dev/ 或者 http://sourceforge.net/projects/libnet-dev/files/libnet-1.1.5.tar.gz/download

    2025年9月17日
    9
  • Intellij idea创建springboot项目时报错Artifact contains illegal characters

    Intellij idea创建springboot项目时报错Artifact contains illegal characters

    2021年5月16日
    186
  • 信息搜集 – 二层发现 arping[通俗易懂]

    信息搜集 – 二层发现 arping[通俗易懂]0x00:简介在被动信息搜集工作完成后,需要在进一步的对目标进行主动信息搜集,这一阶段主要搜索的信息包括目标主机是否存活,上面开放了哪些端口,有哪些服务,服务系统是什么,开发服务的版本以及上面支撑系统运行的一些中间件或者其他软件的版本(后续可根据版本号查看是否有公开的漏洞问题),在目标主机发现的过程中,不仅要发现目标是否存活,还要发现其整个网段下的其他设备,同时,这些其他设备也应该像目标一样搜…

    2022年5月30日
    41
  • class和getClass()的区别

    class和getClass()的区别前几天做项目,觉得自己都开发一年多了,还没有自己封装的类,感觉真是白做了,再加上,看到自己的代码,我都不忍心看,有的时候,还需要自己去读自己写的代码,乱乱糟糟的,实在不忍心看,没办法,重现在开始吧,把自己需要的,都封装起来,用到什么的时候,在哪来用,方便,快捷首先是自己封装的基类baseActivity,不废话,直接上代码(其他的就不贴出来了,只有这个地方有错误)packagecom.d

    2022年6月15日
    45
  • sd u盘 速度测试软件,u盘速度测试(FlashBench)sd卡速度测试

    sd u盘 速度测试软件,u盘速度测试(FlashBench)sd卡速度测试这是一款简单实用的 u 盘读写速度测试软件 软件体积只有区区 35KB 左右 而且也只有 3 个文件 无需安装功能却一点也不输给体积是他几百倍的大块头 FlashBench 能够全方位的测试 U 盘和 SD 卡等使用 Flash 作为介质的移动存储设备的读写速度 它的测试结果是完全真实的 如果你在网上购买了 U 盘或者 microSD 卡 那么能够使用这个软件测试一下性能是否和宣传的一样 如果失实可以立刻退货 测试原理 这个软件对

    2026年3月17日
    1
  • 并发用户数,吞吐量计算公式

    并发用户数,吞吐量计算公式一 经典公式 1 nbsp nbsp 一般来说 利用以下经验公式进行估算系统的平均并发用户数和峰值数据 nbsp nbsp 1 平均并发用户数为 C nL T nbsp 2 并发用户数峰值 C C 3 根号 C nbsp nbsp nbsp C 是平均并发用户数 n 是 loginsession 的数量 L 是 loginsession 的平均长度 T 是值考察的时间长度 nbsp nbsp nbsp C 是并发用户数峰值 nbsp nbsp nbsp 举例 1 假设系统 A 该系统有 3000 个用户 平均每天大概

    2026年3月26日
    2

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号