ModelSim 与Debussy联调
Windows环境下的Verilog仿真调试工具，也就那么几个：
- Mentor的ModeLsIM
- Xilinx的ISIM
以下是ModelSim和Debussy联调时所需的脚本，每次运行只需要双击即可完成所有操作。
::关闭回显 @ECHO OFF ::设置软件路径 ::------------------------------------------ SET debussy=D:\Novas\Debussy\bin\Debussy.exe SET vfast=D:\Novas\Debussy\bin\vfast.exe SET vsim=D:\modeltech_10.1a\win32\vsim.exe ::ModelSim Command ::------------------------------------------ %vsim% -c -do sim.do ::将VCD转换成FSDB ::------------------------------------------ %vfast% module_name.vcd -o module_name.fsdb ::删除ModelSim生成的相关文件 ::------------------------------------------ RD work /s /q DEL transcript vsim.wlf /q ::Debussy Command ::------------------------------------------ %Debussy% -f rtl.f -ssf module_name.fsdb -2001 ::删除波形文件 DEL Debussy.fsdb /q ::删除Debussy生成的相关文件 RD Debussy.exeLog /s /q DEL novas.rc /q ::退出命令行 EXIT 上述脚本中包含了一个ModelSim仿真脚本sim.do，该脚本用于编译Verilog文件，然后仿真。所有待编译的Verilog文件均放在了rtl.f文件中。
vlib work vlog -f rtl.f vsim -novopt work.tb_module_name run -all quit 上述rtl.f文件描述如下
rtl/module_name.v rtl/tb_module_name.v 另外，还需要注意的是，需要在testbench文件中增加以下几行代码，用于命令ModelSim将仿真数据导出到vcd文件中。
initial begin $dumpfile("module_name.vcd"); $dumpvars; end 版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请联系我们举报，一经查实，本站将立刻删除。
发布者：全栈程序员-站长，转载请注明出处：https://javaforall.net/209052.html原文链接：https://javaforall.net
