Git提交修改到新的分支

Git提交修改到新的分支今天在主分支上修改些内容想放到新分支上 不变动主分支的内容 搜了一些内容 发现有点看不懂 自己摸索了一下最后成功了 分享一下做法 1 gitstatus 查看一下修改的文件 2 gitadd 文件名添加修改的文件 再次查看 status 会变成绿色 3 gitbranch 新分支名创建新分支 4 gitcheckout 新分支名切换到新分支 5 gitcommit m 注释 添加注释 6 gitpushorigi 远程分支名把新建的分支推送到远程 7

今天在主分支上修改些内容想放到新分支上,不变动主分支的内容,搜了一些内容,发现有点看不懂,自己摸索了一下最后成功了,分享一下做法。

1.git status

查看一下修改的文件

2.git add 文件名

添加修改的文件,再次查看status会变成绿色

3.git branch 新分支名 

创建新分支

4.git checkout 新分支名

切换到新分支

5.git commit -m ‘注释’

添加注释

6.git push origin 远程分支名

把新建的分支推送到远程

7.最后结束会发现切换到主分支还是最初的内容,添加的内容被放在了新建的分支上。

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/221370.html原文链接:https://javaforall.net

(0)
上一篇 2026年3月17日 下午6:16
下一篇 2026年3月17日 下午6:17


相关推荐

  • 10分钟搞懂遗传算法

    10分钟搞懂遗传算法大自然有种神奇的力量 它能够将优良的基因保留下来 从而进化出更加强大 更加适合生存的基因 遗传算法便基于达尔文的进化论 模拟了自然选择 物竞天择 适者生存 通过 N 代的遗传 变异 交叉 复制 进化出问题的最优解 遗传算法看似神奇 但实现思路却较为简单 本文先跟大家介绍遗传算法的基本思想 然后用遗传算法来解决一个实际问题 最后给出遗传算法的代码实现和解析 废话不多说 现在就开始吧 遗传算法

    2026年3月18日
    2
  • pycharm解释器更改失效

    pycharm解释器更改失效pycharm 解释器更改失效今天遇到一个问题是我在 settings 中更改了项目解释器 但是却一直使用的是之前的解释器在运行 解决方法如下 解释器更改失效

    2026年3月27日
    3
  • 常见服务器默认管理口地址[通俗易懂]

    常见服务器默认管理口地址[通俗易懂]+++++++++++++++++++++++++++++++++++++++++++++++++++++++++HP管理口:ILO1》默认用户/密码:Administrator/password2》HP以前管理口登陆MP卡通过网线连接MP卡的RJ-45口,通过telnet方式登录,默认用户/密码:Admin/Admin3》++++++++++++++++++

    2022年5月22日
    222
  • Latex中希腊字母如何加粗和斜体

    Latex中希腊字母如何加粗和斜体Latex中希腊字母如何加粗和斜体原创不易,路过的各位大佬请点个赞一、希腊字母加粗注意:\mathbf不起作用方案一、用\usepackage{amsmath}\boldsymbol{\sigma}\mathbf只对公式中的普通字母ABC…abcdef等起作用。方案二、更好的方法是使用\usepackage{bm}\bm{}来加粗。二、希腊字母斜体注意:\textit不起作用\mit+\希腊字母如:\mit\Omega原创不易,路过的各位大佬请点个赞…

    2022年10月13日
    11
  • ntp本地时间源 linux,简单搭建本地ntp时间服务器

    标签(空格分隔):Linuxntpntp阶梯式架构图NTP(NetworkTimeProtocol):同步网络中各个计算机时间的协议.ntp服务器监听端口为UDP的123.本地ntp时间服务器:在本地的一台可连接互联网的主机Server上安装实现NTP协议的应用,其它本地局域网的各主机都定期来这台时间服务器获取(同步)时间,以保证各计算机的时间一致.开始实验❶准备若干台虚拟机(我这里用3台…

    2022年4月8日
    90
  • VHDL与Verilog的混合设计[通俗易懂]

    VHDL与Verilog的混合设计[通俗易懂]VHDL调用Verilog模块的时候,要在实例化模块前,加上“verilogmodelGM:”VHDL调用verlogverilogmodule:modulem(a,b,c);inputa,b;outputc;…endmodule调用如下:compoentmport(a:instd_logic;…

    2026年1月20日
    4

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号