锁相环(PLL)原理讲解

锁相环(PLL)原理讲解背景知识在通信机等所使用的振荡电路 其所要求的频率范围要广 且频率的稳定度要高 无论多好的 LC 振荡电路 其频率的稳定度 都无法与晶体振荡电路比较 但是 晶体振荡器除了可以使用数字电路分频以外 其频率几乎无法改变 如果采用 PLL 锁相环 相位锁栓回路 PhaseLockedL 技术 除了可以得到较广的振荡频率范围以外 其频率的稳定度也很高 此一技术常使用于收音机 电视机的调谐电路上 以及 CD 唱盘上的电路 PLL phase lockedloop 即锁相环 是 FPGA 中的重要资源 由于一个复

背景知识

基本原理

图2 鉴相器原理示意图
② 低通滤波器(LPF)
此一PD脉波信号经过回路滤波器(LoopFilter)的积分,便可以得到直流电压VR,可以控制VCO电路。
图3 低通滤波器 原理示意图
③ 压控振荡器(VCO)
由于控制电压VR的变化,VCO振荡频率会提高。结果使得fr=f0在f与f的相位成为一致时,PD端子会成为高阻抗状态,使PLL(锁相环)被锁栓(Lock)。
图4 压控振荡器
④ 分频器(FD)
那么PLL是如何实现倍频的呢?其实就是对输出fo作N分频,即fN,将分频后的频率送入鉴相器中与参考频率进行比较。当PLL进入锁定状态时,输出频率fo就实现了倍频,此时fo=N*fi。







版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/230021.html原文链接:https://javaforall.net

(0)
上一篇 2026年3月16日 下午3:18
下一篇 2026年3月16日 下午3:19


相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号