Python之字典添加元素

Python之字典添加元素手动推荐知识点字典创建->创建字典(7种方式)删除元素->字典删除元素(6种方式)修改元素->字典修改元素(4种方式)遍历元素->字典遍历元素(4种方式)查找元素->字典查找元素(3种方式)本文使用代码book_dict={“price”:500,”bookName”:”Python设计”,”weight”:”250g”}第一种方式:使用[]book_dict[“owner”]=”tyson”说明:中.

大家好,又见面了,我是你们的朋友全栈君。

手动推荐知识点

字典创建-> 创建字典(7种方式)

删除元素-> 字典删除元素(6种方式)

修改元素-> 字典修改元素(4种方式)

遍历元素-> 字典遍历元素(4种方式)

查找元素-> 字典查找元素(3种方式)

本文使用代码

book_dict = {"price": 500, "bookName": "Python设计", "weight": "250g"}

第一种方式:使用[]

book_dict["owner"] = "tyson" 

说明:中括号指定key,赋值一个value,key不存在,则是添加元素(如果key已存在,则是修改key对应的value)

第二种方式:使用update()方法,参数为字典对象

book_dict.update({"country": "china"}) 

说明:使用dict的update()方法,为其传入一个新的dict对象,key不存在则是添加元素!(如果这个新的dict对象中的key已经在当前的字典对象中存在了,则会覆盖掉key对应的value)

第三种方式:使用update()方法,参数为关键字参数

book_dict.update(temp = "无语中", help = "帮助") 

说明:同样使用dict的update方法,但传入的是关键字参数,key不存在则是添加元素(key存在则是修改value)

注意:关键字参数形式,key对象只能是字符串对象

第四种方式:使用update()方法,参数为字典解包方式

my_temp_dict = {"name": "王员外", "age":18}
book_dict.update(**my_temp_dict) 

等同于

book_dict.update(name="王员外",age=18) 

注意:字典是完全无序的映射集合

1、字典无序:当你遍历字典元素时,与你添加元素的顺序、与你访问元素的顺序均无任何关联!(注意:从Python3.x版本开始字典变更为有序,具体版本详见Python官方文档)

2、当你遍历一个字典对象时,如果与你添加元素的顺序是一样的,这仅仅是个巧合而已,需要元素有序的字典请看OrderedDict

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/149594.html原文链接:https://javaforall.net

(0)
全栈程序员-站长的头像全栈程序员-站长


相关推荐

  • 菜鸟教程java_JAVA笔记(菜鸟教程)[通俗易懂]

    菜鸟教程java_JAVA笔记(菜鸟教程)[通俗易懂]1.局部变量是在栈上分配的。2.局部变量没有默认值,所以局部变量被声明后,必须经过初始化,才可以使用。3.类变量(静态变量)和实例变量区别在于:类变量是所有对象共有,其中一个对象将它值改变,其他对象得到的就是改变后的结果;而实例变量则属对象私有,某一个对象将其值改变,不影响其他对象。4.访问控制范围访问控制.jpg(1)private类内访问(2)被声明为protected的变量、方法和构造…

    2022年6月6日
    36
  • idea下载及汉化

    idea下载及汉化安装软件和汉化插件下载地址 链接:https://pan.baidu.com/s/1ftvTcFvx0ett7IQhU7Hltg 提取码:b43t 复制这段内容后打开百度网盘手机App,操作更方便哦 现在安装idea–>基本大家都会 汉化: 不是很建议使用汉化版本的.但是原界面对新手不是很友好,也有人说汉化后的界面有的按钮会报错,算了..开始正题吧 先把汉化文件夹…

    2022年6月1日
    119
  • verilog和vhdl区别大吗_verilog hdl和vhdl的区别

    verilog和vhdl区别大吗_verilog hdl和vhdl的区别这两种语言都是用于数字电路系统设计的硬件描述语言,而且都已经是IEEE的标准。VHDL1987年成为标准,而Verilog是1995年才成为标准的。这是因为VHDL是美国军方组织开发的,而Verilog是由一个公司的私有财产转化而来。为什么Verilog能成为IEEE标准呢?它一定有其独特的优越性才行,所以说Verilog有更强的生命力这两者有其共同的特点:能形式化地抽象表示电路的行为和结构;支持逻辑设计中层次与范围地描述;可借用高级语言地精巧结构来简化电路行为和结构;支持电路描述由高层到低层

    2022年9月21日
    3
  • js漂浮广告代码_JavaScript上传文件代码

    js漂浮广告代码_JavaScript上传文件代码//浮动广告代码varx=50,y=60; //设置元素在浏览器窗口中的初始位置varxin=true,yin=true;//设置xin、yin用于判断元素是否在窗口范围内varstep=1; //可设置每次移动几像素varobj=document.getElementById(“Ad”);//通过id获取div元素functionfloatAd(){varL=T=0;varR=document.body.clientWidth-obj.off

    2026年2月4日
    7
  • redis 写入数据 越来越慢 是什么原因

    redis 写入数据 越来越慢 是什么原因

    2021年10月16日
    61
  • hdu2544_GB4278

    hdu2544_GB4278HDU 4278 Faulty Odometer

    2022年4月21日
    53

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号