可以用verilog描述而不能用VHDL_verilog多次调用同一模块

可以用verilog描述而不能用VHDL_verilog多次调用同一模块今天在编译一个Verilog文件,其中嵌入了VHDL的模块,其VHDL模块如下:entityvhdl_moduleisgeneric(PARA1:boolean:=false;–boolean型PARA2:boolean:=false;–integral型);

大家好,又见面了,我是你们的朋友全栈君。如果您正在找激活码,请点击查看最新教程,关注关注公众号 “全栈程序员社区” 获取激活教程,可能之前旧版本教程已经失效.最新Idea2022.1教程亲测有效,一键激活。

Jetbrains全系列IDE使用 1年只要46元 售后保障 童叟无欺

注意:verilog中不能调用vhdl的parameter package,即vhdl中定义的parameter 不能被顶层verilog调用

今天在编译一个Verilog文件,其中嵌入了VHDL的模块,其VHDL模块如下:

复制代码
entity vhdl_module is
    generic (
        PARA1    : boolean := false;    -- boolean型
        PARA2    : boolean := false;    -- integral型
    );
    port (
        PORT_A: out std_logic;
        PORT_B: in std_logic;
    );
end vhdl_module;

architecture synth of vhdl_module is
    -- 此处省略
end synth;
复制代码

在Verilog文件中做如下调用:

复制代码
module top(
    clock,                        
    res_n,
    test
);
  
input           clock; 
input           res_n;  
output          test;


vhdl_module 
    #(
        .PARA1(1),
        .PRRA2(1)
    ) 
    vhdl_module_ins (    
    .PORT_A(res_n),
    .PORT_B(clock)
);

endmodule

复制代码

Quartus II 编译后报错:

Error: VHDL type mismatch error at <component_name>.vhd: boolean type does not match integer literal

 

经查阅后得知,Quartus II在翻译VHDL中的boolean类型是用false和true传递的,而Synplify和ISE却用的是1和0传递的。故在此处会报错,需要改成如下方式:

复制代码
module top(
    clock,                        
    res_n,
    test
);
  
input           clock; 
input           res_n;  
output          test;


vhdl_module 
    #(
        .PARA1("true"), // 此处修改,若false则填入“false”,需加引号,否则任然会报错!
        .PRRA2(1)
    ) 
    vhdl_module_ins (    
    .PORT_A(res_n),
    .PORT_B(clock)
);

endmodule
复制代码

小小技巧,分享给大家。

 

ps:希望以后不同编译工具能够统一该调用参数的格式。

 


VHDL调用Verilog模块的时候,要在实例化模块前,加上“verilogmodelGM: ”

VHDL调用verlog:

verilog module:

module m(a,b,c);

input a,b;

output c;



endmodule
 
调用如下:

compoent m

port(

                        a: in std_logic;

                        b: in  std_logic;

                        c: out std_logic

                      );

end compoent

begin

verilogmodelGE: m      //我自己实验的不用也可以,用了反而有错误,估计是软件变聪明了~

port map

(…

)



end

在VHDL里调用Verilog的话:例化+映射

在Verilog里调用VHDL的话:只要映射

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/192824.html原文链接:https://javaforall.net

(0)
全栈程序员-站长的头像全栈程序员-站长


相关推荐

  • input标签checkbox选中触发事件的方法

    input标签checkbox选中触发事件的方法目的:1.打开页面时,根据后端返回的的值isRequired,设置页面的checkbox标签的勾选状态,并给隐藏的text标签的value赋值,以便于在提交页面时把isRequired再返回给后端2.切换checkbox标签的勾选状态时,修改隐藏的text标签的value的值,勾选是1,取消勾选是0html代码:<divclass=”col-sm-8″><inputtype=”checkbox”class=”minimalpull-leftGrandpaisR.

    2022年10月23日
    0
  • 一个一个添加好友太麻烦,教你全自动添加好友

    一个一个添加好友太麻烦,教你全自动添加好友

    2021年9月17日
    118
  • win10安装vmware虚拟机蓝屏_安装完mac虚拟机出现蓝屏

    win10安装vmware虚拟机蓝屏_安装完mac虚拟机出现蓝屏我们在创建虚拟机的时候,选择的是去创建一个默认的虚拟机,然后创建完成直接将系统装在了这个虚拟机中而这,就是这个问题的所在,对于网上下载的sp3_iso系统来讲,是需要一个ida的硬盘,就是要将虚拟机的硬盘模式重新设置一下对当前虚拟机进行设置,将原来的硬盘删除掉,重新添加HardDisk(也就是硬盘的意思)我们选择这个HardDisk选项,点击下一步然后我们出现了这样一…

    2022年8月16日
    5
  • Protel99SE教程(一)——原理图封装

    Protel99SE教程(一)——原理图封装  今天我要讲解的是“如何在protel99se中创建一个原理图封装”,下面开始我们的操作:  第一步:新建“Schlib1.Lib”文件。  点击“File”下的“New”,弹出protel99se所能支持的所有文件格式,选中“SchematicLibraryDecument”,点击“OK”,新建“Schlib1.Lib”文件,如图1所示。图1 创建原理图…

    2022年5月30日
    32
  • 【Android布局】在程序中设置android:gravity 和 android:layout_Gravity属性「建议收藏」

    【Android布局】在程序中设置android:gravity 和 android:layout_Gravity属性「建议收藏」在进行UI布局的时候,可能经常会用到 android:gravity 和 android:layout_Gravity这两个属性。 关于这两个属性的区别,网上已经有很多人进行了说明,这边再简单说一下。(资料来自网络)    LinearLayout有两个非常相似的属性:android:gravity与android:layout_gravity。 他们的区别在于: android:gravi

    2022年7月26日
    3
  • wing是什么_acwing是什么

    wing是什么_acwing是什么原题链接设有 N×N 的方格图,我们在其中的某些方格中填入正整数,而其它的方格中则放入数字0。如下图所示:某人从图中的左上角 A 出发,可以向下行走,也可以向右行走,直到到达右下角的 B 点。在走过的路上,他可以取走方格中的数(取走后的方格中将变为数字0)。此人从 A 点到 B 点共走了两次,试找出两条这样的路径,使得取得的数字和为最大。输入格式第一行为一个整数N,表示 N×N 的方格图。接下来的每行有三个整数,第一个为行号数,第二个为列号数,第三个为在该行、该列上所放的数。行和列编号从

    2022年8月8日
    1

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号