androidstudio 优化gradle编译效率[通俗易懂]

androidstudio 优化gradle编译效率

大家好,又见面了,我是全栈君。

androidstuido 使用gradle自己主动构建和编译。有时做少量改动编译须要等待时间过长,近期Erik Hellman编写的Boosting the performance for Gradle in your Android projects( 译文 參考1)提到了此问题的优化方法。

1.gradle的升级到2.4 。

2.4做了在编译性能方面做了不少优化,提高编译效率。

在你的项目build.gradle文件内(不是app里面的build.gradle文件), 加入一个task, 代码例如以下:


task wrapper(type: Wrapper) {
gradleVersion = '2.4'
}


注意

然后打开terminal, 输入./gradlew wrapper, 然后gradle就会自己主动去下载2.4版本号。或者到
gradle官网手动下载 然后把gradle mv到gradle路径下。

ubuntu默认路径在~/.gradle/wrapper/dists/下

2.加入 守护进程,并行编译

在项目的gradle.properties 加入
org.gradle.daemon=true
org.gradle.parallel=true

3.File -> Settings 搜索Gradle,做例如以下改动(指定手动下载的gradle的位置),否则 每次载入会从网上下载gradle,就是我们看到gradle卡住的问题。

这里写图片描写叙述

改动上述红色部分为你下载的grale-2.4 选择offine work

亲身体验。发现编译性能略微有所提高。

參考

  1. 使用Android Studio遇到的问题及解决过程
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请联系我们举报,一经查实,本站将立刻删除。

发布者:全栈程序员-站长,转载请注明出处:https://javaforall.net/116239.html原文链接:https://javaforall.net

(0)
全栈程序员-站长的头像全栈程序员-站长


相关推荐

  • pycharm激活码最新【中文破解版】

    (pycharm激活码最新)2021最新分享一个能用的的激活码出来,希望能帮到需要激活的朋友。目前这个是能用的,但是用的人多了之后也会失效,会不定时更新的,大家持续关注此网站~IntelliJ2021最新激活注册码,破解教程可免费永久激活,亲测有效,下面是详细链接哦~https://javaforall.net/100143.html…

    2022年3月30日
    44
  • python执行cmd命令并解析结果_python如何打包成可执行程序

    python执行cmd命令并解析结果_python如何打包成可执行程序身为一个编程小白,最近刚刚接手工作。近期在使用pyinstaller的时候,发现了一个很严重的问题,那就是缺少包。当时并不知道,因为代码已经是上任大佬写好的,我可以直接用。先说一下问题吧(图片忘了保存)。执行文件突然死掉,当时手速够快截了一个图。原因是缺少了这么个包。pkg_resources.py2_warn具体的解决方法如下:顺便说一下,pyinstaller的安装方法,很简单。首先打开你的pycharm,然后点击左下角的Terminal之后输入命令 pipinstallpyins

    2022年8月28日
    5
  • 多重共线性检验-方差膨胀系数(VIF)-相关系数(机器学习)sklearn

    多重共线性检验-方差膨胀系数(VIF)-相关系数(机器学习)sklearn文章目录多重共线性检验-方差膨胀系数(VIF)1、原理:2、多重共线性:3、检验方法:方差膨胀系数(VIF):相关性检验:4、代码测试4.1导入相关库4.2准备数据4.3计算膨胀因子4.4计算相关系数4.5分割测试集4.6模型选择4.7AUC值4.8模型调整4.8.1删除账户资金4.8.2删除累计交易佣金5、总结多重共线性检验-方差膨胀系数(VIF)1、原理:方差膨胀系数是衡量多元线性回归模型中多重共线性严重程度的一种度量。它表示回归系数估计量的方差与假设自变量间不线性相关时方差相比的比值。

    2022年6月9日
    49
  • IDDR和ODDR使用

    IDDR和ODDR原语是针对7系列芯片使用,spand可以使用IDDR2和ODDR2IDDR三种模式OPPOSITE_EDGEMode传统的输入DDR解决方案或OPPOSITE_EDGE模式是通过ILOGIC模块中的单个输入实现的。数据在时钟的上升沿通过输出Q1提供给FPGA逻辑,在时钟的下降沿通过输出Q2提供给FPGA逻辑。该结构类似于Virtex-6FPGA实现。图1显示…

    2022年4月7日
    122
  • linux tcp的timewait如何解决

    linux tcp的timewait如何解决本文从内核的角度看timewait是如何解决的。贴代码,和网上看到的挺多冲突的!

    2022年6月10日
    32
  • snmptrap 命令解析「建议收藏」

    snmptrap 命令解析「建议收藏」example:#snmptrap-v2c-cpublic10.10.12.219″aaa”1.3.6.1.4.1.2345SNMPv2-MIB::sysLocation.0s”justhere” snmptrap命令-v2cSnmp协议版本-cpublic共同体10.10.12.

    2022年8月20日
    7

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注全栈程序员社区公众号