设计

FPGA之SDRAM控制器设计（二）：刷新这次要来解决上次留下来的刷新问题，在100us后首先要经过两次刷新才进行模式寄存器设置。这颗SDRAM芯片需要每隔64ms对8192行（列地址10-位，行地址13位）的每一个存储电容进行一次刷新，因为不刷新电充会泄露电流导致存储信息丢失。那每一行的刷新时间为64/8192≈7810ns，注意刷新是以行为单位，器芯片内部有一个计数器，这个计数器不是时钟直接驱动的，而是AUTOPRECHARGE驱动，每发一次atuoprecharge命令这个计数器加1，我们是

本篇帖子继续上篇。有兴趣可以点击链接进行查看以前写过的文章。【系统架构设计师】第一章：操作系统（1.1.1—1.1.2）参考教材：《系统架构设计师考试全程指导（第二版）》《系统架构设计师教程》1.2处理器管理在单用户多任务的操作系统中，或者多用户多任务的操作系统中，系统同时运行多个程序，这些程序的并行运行势必形成对系统资源的竞争使用。因此，操作系统必须能够处理和管理这种并行运行的程序，使之对资源的使用按照良性的顺序进行。1.2.1进程的状态首先我们要搞清楚三个东西的区别：程序，进程，.

基于FPGA完整SDRAM控制器SDRAM控制器接口简述自动读写模块的框图SDRAM控制器完整代码SDRAM控制器的测试代码仿真结果SDRAM控制器接口简述完整的SDRAM控制器的模块框图如下：前面的三篇文章，我们已经简述了基本的SDRAM的基本操作。这里总结一下SDRAM的几个模块，SDRAM的上电初始化，自刷新、读写模块、顶层仲裁控制。了解了上面的操作，我们已经可以完成SDRAM控制器…

MT48LC128M4A2–32Megx4x4banks是512MSRAM，总体概述如下图分别从上电初始化，刷新，写，读四个部分进行设计，此外还包含主控状态机，一个顶层。1：上电初始化整体架构：从控制器到要控制的芯片可以分成20位的bus总线，时钟线sdr_clk，数据总线DQ以及DQM。上电时候主要是对bus总线的高4位也就是sdr_cmd进行配置。也就是要做的第一步，比较简单就是对sdr_cmd进行几次操作。其中注意在逻辑设计时候输出的sdr_clk时钟要和..

本文选自：http://www.jianshu.com/p/fe45506ea358http://blog.csdn.net/zsy_gemini/article/details/9060105http://wuaner.iteye.com/blog/856450背景关于领域模型的知识应该是有两种，一种是来源于最初的传统软件开发过程，一种来源于领域驱动设计（DDD），这两者很容易混淆。1.领域模…

关于嵌入式高端ARM核心板设计风格优缺点分析作者gooogleman

1引言1.1编写目的该文档在概要设计的基础上，进一步的细化系统结构，展示了软件结构的图标，物理设计、数据结构设计、及算法设计、详细的介绍了系统各个模块是如何实现的，包括涉及到的算法，逻辑流程等。预期的读者：程序员1.2背景a. 待开发软件系统的名称：机房收费系统b. 项目的任务提出者：米新江教授c. 项目的开发者：齐智d. 项目的用户：廊坊师范学院全体在职员工及学生e. 运行该软…

图书管理系统需实现的功能如下：（1）用户管理：包括用户的注册于登录。（2）图书管理：包括录入、查询、修改和删除图书信息。（3）借书：包括借阅图书和查看借书记录。（4）还书：包括还书和查看还书记录。（5）为了保证系统安全，进入系统时，对用户登录的密码进行加密与解密。源码、课程设计报告、数据库表图的百度网盘链接：https://pan.baidu.com/s…

1.启动PowerDesigner（我用的PowerDesigner16.7破解版）选择新建概念模型进行数据库设计的E-R模型辅助设计2.概念模型的设计实体：选择实体图形，在“图纸”点击划出实体来，双击为其命名，选择Attributes添加其所有属性。注意所有的name都可以用中文标示，以好理解；但是code必须用英文标示，以方便库的操作处理（PowerDesigner转化数据库.sql文件，所有的表名称，属性等都采用code）。为每个属性命名，并选择相应的数据类型，PowerDesigner

HTML5快速设计网页目录一、认识web开发和软件安装二、使用HTML/HTML5搭建页面骨架一、认识web开发和软件安装1、认识网页：商城网页比较经典，比如京东，淘宝、小米商城还有锤子官网等有图片、文字还有一些多媒体组合而成的。我们还需要善于观察然后模仿成自己的2、网站：由多个网页组织在一起而成的，网页和网页之间是有联系的。就像蜘蛛网一样织成一张大网3、用户眼中…