大家好，又见面了，我是你们的朋友全栈君。
目录
背景
之所以单独把这个简单的东西拿出来，就是因为这个东西我可能要用到，不能眼高手低，以为简单就一眼带过，之后，用的时候就不能快速地拿出来，处于这个简单的目的，这个知识点贴出来遛遛。
之所以强调非环形移位，很简单，我不想让它具有环形移位的功能呗，我不需要，需要的时候直接改一行代码即可。
以一个位宽为10的右移位寄存器为例吧（解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）这篇博文中用到的ADC芯片采样数据就是10位的，这里是有实际背景的！）
测试一
这种移位寄存器，给一个输入数据之后，在一个时钟上升沿到来时，输出等于输入右移1位，高位补零，然后如果没有输入数据的话，输出就不在变化了，直到又给一个输入，然后时钟上升沿到来时，输入信号右移1位作为输出，如此下去。
Verilog HDL语言描述
//10 bit right shift register
module register(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {1'b0, din[9:1]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真波形图
测试二
如果需要右移3位，则
Verilog HDL语言描述
//10 bit right shift register
module a(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {3'b000, din[9:3]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真图
ISE综合
RTL Schematic
测试三
环形移位寄存器（右移）
Verilog HDL描述
//10 bit right shift register
module register(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {din[0], din[9:1]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真波形图
ISE综合
RTL Schematic
事实上，我以前做过移位寄存器的总结：移位寄存器专题
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请联系我们举报，一经查实，本站将立刻删除。
发布者：全栈程序员-站长，转载请注明出处：https://javaforall.net/160258.html原文链接：https://javaforall.net
![导出微信聊天记录并生成词云[通俗易懂]](https://javaforall.net/wp-content/uploads/2020/11/2020110817443450-480x300.jpg)
